三维(3D)晶片制造商面临许多新的制程挑战，包括通孔填充须达到高深宽比且无空隙、焊接凸块电镀制程须低成本/高可靠性，以及薄晶圆传送时容易脆裂等。所幸，电子材料开发商已针对上述问题研发出对应的新材料，可明显改善3D晶片制程品质与良率。

　　三维(3D)整合技术在对于许多不同的封装架构和整合方法上创造一个复杂的领域，各具有丰富多样的材料需求以及多变的置入时机。其中所需的诸多制程无法恰如其分地导入前段和后段制程的固定流程中。

　　诸如矽穿孔(TSV)制造等制程需要晶圆加工设备、材料和操作知识，并通常是在晶圆厂或代工厂进行加工。对于这些技术而言较新的背面制程包括在TSV装置晶圆上形成正面和背面凸块、薄晶圆传送的临时黏合、TSV露出、隔离和钝化，以及脱黏步骤。根据客户要求所决定的不同制程，这些步骤可能在前端晶圆厂/代工厂执行，或者在封装代工厂/OSAT或诸如晶圆凸块加工厂等第三方执行。

　　在为这种复杂领域设计材料时，材料供应商持续面临提供多种不同材料组合挑战，以满足这些全新生产制程步骤需求，此外无论是在哪里制造，都须要考虑制程要求及规格。

　　3D整合制程让制造商面对许多关键材料挑战，包括中介层和3D IC架构，在图1中均有特别标示。包括高深宽比通孔填充、平坦化、针对焊料凸块和铜柱的精细间距凸块金属化、低应力/低固化温度的电介质、增强的黏合/脱黏的黏合剂，以及全新的底部填料。

　　图1　3D整合技术的关键材料挑战

　　本文将对部分予以说明，包括用于TSV填充和凸块电镀的金属化化学品;用于重分布线路的电介质;用于TSV蚀刻和通孔露出步骤的光刻胶;用于临时黏合/脱黏制程的黏合剂;以及用于TSV装配的底部填充材料。

　　铜TSV填充化学品克服成本/时间挑战

　　不久前，整个产业还在艰难应对通孔填充制程挑战，例如因矽和铜的热膨胀系数不一致所造成的机械应力;此外，铜的抽吸效应经常会造成铜超载的问题。而现在所面临的挑战已经转变为增加TSV深宽比和I/O密度，以此方式降低成本，同时提升性能。

　　结果又出现新的技术挑战，包括晶圆应力增加、须处理更精巧结构和更薄晶圆，以及在TSV自身填充时面临的诸多困难。这些问题，再加上减少填充时间和改善镀浴稳定性，都须要使用优化的电镀材料。 1/4 1234下一页尾页